首页 >  汉普动态
论PCB板子成本与质量︱鱼与熊掌可以兼得


论PCB板子成本与质量︱鱼与熊掌可以兼得


某客户的产品月出货量较大,行业市场竞争非常激烈,因而客户对降低成本有着迫切的需求。本着客户利益先行的原则,汉普电子工程师团队经过初步分析发现,该客户的PCBA工艺较简单,器件不多,所以最有效的降低成本的方法有下面两条:

1. 板材从S7439HW改成普通FR4。

2. 层数由六层降低至四层。

预计通过以上两个举措可以把客户板子产品的成本降低40%-60%。


但是,这些方法真的可行吗?


降低成本的前提条件是保障质量。客户的单板上有10G高速信号,对高速链路无源指标有严格的测试标准要求。如果高速链路的信号质量无法保障,产品价值为零,降低成本就变得毫无意义。


那么,改变板材及降低层数会对高速链路的信号质量造成影响吗?

答案是肯定的,改变板材及降低层数会对高速链路的下面几个无源指标造成恶劣影响:

1. 插损:板材介质损耗因数DF变大,链路插损增大。

2. 阻抗:板材介电常数DK变大,金手指/锡手指处阻抗本来就偏低,DK变大后阻抗更低。

3. 回损:阻抗变差,所以回损同样变差。

4. 串扰:层数减少,TOP面与Bottom面的锡手指间无地层隔离,串扰增加。Dk变大,耦合电容变大,串扰同样增加。


看来,在实施降低成本的措施之前,我们得先把更换板材/降低层数带来的恶劣影响消除,保障高速链路的信号质量。

 

下面我们就对这些高速链路的无源指标逐个进行分析:


插 损

客户的测试标准中,全链路的插损要求是11dB@9GHz。单板上由于走线较短,使用板材S7439时插损为0.25dB,使用板材普通Fr4插损为0.58dB,相差仅0.33dB。全链路主要损耗来源主要为线缆,改变板材及层叠对插损这一指标的影响可以忽略。



阻抗及回损

回损与阻抗关联较大,优化好阻抗就能优化好回损,故不对回损进行单独分析。

阻抗的标准要求为100Ω+10/-15%。以往测试中金手指处阻抗约88Ω,比最佳的100Ω已经偏低了。改变板材及叠层后,阻抗将更低。

常用的拉高阻抗手段是挖空PCB焊盘下的地平面,挖空区域越大,阻抗越高。但更改层叠板材后,挖空尺寸很大的情况下也只能到83.5Ω,如下图所示。阻抗比以往结果差,且超出标准要求。

金手指处的阻抗向来是该类产品阻抗的瓶颈,主要原因有三点:连接器针脚stub过长、PCB焊盘stub过长、焊盘尺寸太宽。如下图所示:

由于连接器不可更换,所以针脚stub是不可变的。焊盘的宽度在以往的设计中已做过优化,进一步缩小焊盘宽度存在开路风险,焊盘宽度也不能再缩小。所以,减短焊盘stub就是提高阻抗的最好办法,缩小焊盘stub如下图所示:

当然,减短焊盘长度会影响到金手指的接触可靠性。我们的工艺专家通过查找规格书,实物测量等方式对连接器、PCB、结构件的加工精度、对位精度进行分析,并结合客户使用过程中得到的实际数据,最终得出可靠的最小焊盘长度要求。现有的焊盘长度可以缩短。下图为缩小焊盘长度对阻抗的优化效果:

可以看到缩小焊盘长度对阻抗的优化非常明显,通过上述优化,阻抗能达到标准要求,且比以往设计更好。




串 扰

由于叠层的变更,中间地层隔离被挖空,串扰由原来的非常小变到与测试标准临界,风险很大。如下图所示:

串扰主要来源是锡手指,出于优化阻抗的考虑,必须挖空锡手指下方的参考地平面,这导致Top面与Bottom面的锡手指中间无地隔离,串扰急剧增大,如下图所示:

与走线一样,差分信号pin错开一点距离是可以减少串扰的。咨询客户后发现锡手指错位不影响客户的后期加工与使用,且不增加成本。故可以按下图示把锡手指错位:

错开锡手指后的串扰VS不错开时的串扰,串扰改善很明显,满足客户标准要求且有余量,如下图所示:


经过上面的分析及优化,无源链路指标能满足要求,高速信号质量可以得到保障。这样我们就可以放心使用成本更低的板材,并把PCB层数降低2层,在降低成本的同时保障产品的质量。

 

降低成本与保障质量是所有企业追求的目标,但两者经常出现矛盾的情况。汉普电子坚决不提倡以牺牲产品质量为代价换取低成本,我们有着超过15年深厚的PCB设计及工程制造经验,拥有一支专业而优秀的电子工程师技术团队,能够为客户提供最优的硬件解决方案,实现产品价值最大化。


所以,这不是二选一的难题,经过仔细分析和优化,鱼与熊掌是可以兼得的。